포스텍 전자전기공학과 나노전자시스템연구실(이병훈 교수)이 과학기술정보통신부에서 지원하는 국가반도체연구실지원핵심기술개발사업에 선정되었다.

나노전자시스템연구실은 이번 국가반도체연구실 선정(지원규모: 23.75억/5년)으로 ‘극박막 상복합 소재기반 신소자 및 아키텍처 연구’를 수행하게 된다.
국가반도체연구실사업은 글로벌 반도체 기술패권 경쟁 강화에 대응하여 원천연구개발 및 대학 반도체 연구실의 역량 강화를 목표로 하는 과학기술정보통신부의 신규사업이다.

포스텍 전자전기공학과 박사과정 박성혜 학생(지도교수: 강석형)과 통합과정 이준종 학생(지도교수: 백록현)이 ‘2023-1학기 혁신 포스테키안 펠로우십 (POSTECHIAN Fellowship)’ 대상자로 선정되었다. 포스테키안 펠로우십 (POSTECHIAN Fellowship)으로 선정된 대상자는 우수한 연구 성과를 인정받아 장학금을 수혜 받는다.
박성혜(박사과정) 학생은 양자 컴퓨터의 설계 자동화를 위해 실제 양자 하드웨어를 대상으로 효율적인 큐비트 매핑 방식을 개발하는 연구를 통해 최우수 학술 대회인 DAC (Design Automation Conference) 와 ICCAD (International Conference on Computer-Aided Design) 에서 논문을 발표, 및 제 2회 POSTECH-EE 우수성과 경진대회에서 최우수상, 제 3회 POSTECH 우수성과 경진대회에서 장려상, 2022 QML Overall challenge 부문에서 1위를 차지, 석사기간동안 공저자로 참여한 삼진법 연구 결과로 국제 특허 3건을 출원하는 실적으로 혁신 포스테키안 펠로우십에 선정되었다.

이준종(통합과정) 학생은 차세대 2nm 노드 이하의 로직 공정의 후면 전력 매핑 방식에 대한 공정/비용적 가이드라인을 제안하는 연구를 통해 반도체 분야 최우수 학술 대회인 VLSI (Symposium on VLSI Technology and Circuits)에서 논문을 발표, 차세대 로직 소자 관련 4편의 논문과 1건의 특허 출원, 반도체연구조합 우수연구원상, 공저자로 참여한 삼진법 연구 결과를 최우수 학술 대회인 IEDM (IEEE International Electron Devices Meeting) 에 논문을 발표한 실적으로 혁신 포스테키안 펠로우십에 선정되었다.