23rd HumanTech Paper Award 은상(Circuit Design) 수상 

지난 2월 7일 포스텍 전자전기공학과 통합과정 조화숙씨(논문지도:심재윤 교수)가  삼성전자가 주최한 ‘제23회 휴먼테크논문대상’에서 “A 0.0047mm2 highly synthesizable TDC- and DCO-less fractional-N PLL with a seamless lock range”란 주제로 Circuit Design 분과 은상을 수상하였다.

본 논문은 클락 생성회로 PLL에서 TDC와 DCO를 사용하지 않는 phase-locked direct digital synthesizer(PLDDS)라는 새로운 구조를 제안함으로써 전체회로를 Verilog 언어만을 사용하여 구현하였다. 이 덕분에 새로운 PLL은 반도체 집적 공정의 변화에도 재사용이 가능하고, 발표된 논문들 중 가장 작은 면적을 갖게 되는 등 설계 비용 절감에 큰 장점을 보여 다양한 산업기술 분야에 활용 될 수 있을 것으로 기대된다.

이번 제 23회 휴먼테크논문대상에서는 총 1,830편 중 116편의 논문이 수상하였다.

통신그룹 대형 국책과제 수주

전자전기공학과의 통신그룹과 포스텍 동문기업인 클레버로직이 공동으로 미래창조과학부 산하 정보통신기술진흥센터에서 주관하는 창조씨앗과제를 수주하였습니다.

본 과제는 이동통신의 핵심기술인 다중 안테나 송수신기술을 개발하여 차세대 통신시스템 ?표준에 반영하는 것을 연구 목표로 하고 있습니다.

●연구기간: 2017.01-2021.12 (5년)

●지원금액: 약 25억원

●연구과제명:  5G & BEYOND 이동통신 시스템을 위한 정수 한정 MIMO 송/수신기 개발 

 전자과주도 국내 최초 ANSYS SW 기증성사

NSYS사에서  국내최초로 포스텍에  ANSYS S/W(연구용 500 copy, 교육용 5000 copy)를 기증하였습니다. 전자과 홍원빈교수 주도로 본 기증이 성사되었으며 LG연구동에 포스텍-ANSYS CAE전산실을 구축하였습니다.

NSYS S/W는 유체역학, 전자기장, 회로, 재료분석 등 광범위한 분야에서 정밀하고 효율적인 분석이 가능하게 하며, 이번 기증을 통하여 우리 대학의 교육 및 연구활동 관련 분야의 수준이 한 단계 도약하는데 많은 기여를 할 것으로 기대하고 있습니다.

●일시 : 2017년 2월 27일(월) 11:00~16:00
●장소 : 포스텍 교내(대회의실, 국제관, 전자과, 가속기연구소 등)
●지원 : 200억원 상당 SW