[월:] 2011년 12월

2011년 12월 30일2017년 6월 23일

퀄컴_ RF SW Engineer 모집

11.12.21

첨부파일 :

첨부파일이 없습니다.

COMPANY

Qualcomm CDMA Technologies Korea (QCT Korea)

INTRODUCTION

퀄컴(http://www.qualcomm.co.kr/who_we_are/overview/)은 미국 San Diego에 본사를 두고 있으며, CDMA 원천 기술을 가지고 있는 글로벌 기업으로 명실공히 세계 무선통신 기술발전의 중심에 서 있고, 현재 스마트폰 혁명을 이끌고 있는 회사입니다. 현재 인력충원이 필요한 Qualcomm CDMA Technologies Korea 는 서울 삼성역 근처에 위치해 있으며, 주된 업무는 아래와 같습니다.

JOB POSITION

RF SW application Engineer (정규 1명)

WORK DESCRIPTION

– Qualcomm GSM/CDMA/WCDMA/LTE chipset 을 사용하는 customer project를 기술적으로 지원.

– 기본적으로Communications Engineering, RF circuits, C programming 에 대한 개괄적인 이해와 대인관계 skill 요구

EDUCATION

컴퓨터 공학/ 전기전자공학 등 관련 학과 학사 이상의 학력 (석사/학사)

JOB OPEN UNTIL

01/08/2011

면접은 수시로 진행 중이니 최대한 서둘러 이력서 제출해 주시면 감사하겠습니다.

(면접 일정에 관해서는 이력서 제출 하신 후 개별적으로 연락 드림. )

문의사항 및 이력서 접수:

srpark@qualcomm.com

02-3404-1826

2011년 12월 30일2017년 6월 12일

삼성전자 반도체연구소 박사/경력 채용공고

삼성전자 반도체연구소 박사/경력 채용공고

회사 소개

삼성전자 반도체연구소는 메모리 및 비메모리반도체의 차세대 소자 및 공정을 아우르는 연구소로서 한 발 앞선

기술 개발을 통한 기술 선도를 실현하고 세계 초 일류 Si Technology Leader로 도약하기 위해 우수 인재를

채용코자 하오니 많은 관심과 지원 바랍니다.

모집 부문

□ Advanced Process & Module Development (DRAM, Flash, Logic, etc.)

– Photolithography (e-beam, EUV, OPC/RET, Photo Resist Materials), Dry Etch,

Cleaning & CMP, Diffusion, Ion Implantation, Metallization, Metrology & Inspection, etc.

– Device Isolation, Transistor, Capacitor, Dielectric

– High-K/Metal Gate, SiO2/SiON Gate Dielectric

– Low-K, Interconnect, etc.

※ OPC : Optical Proximity Correction (Comput. Litho), MPC : Mask Process Correction

□ FEOL/BEOL Process Integration (DRAM / Flash / Logic, etc.)

□ New Memory : PRAM, STT-MRAM, ReRAM, etc.

□ TCAD/ECAD

– Process & Device/Material Modeling, Circuit Compact/Reliability Modeling

– Circuit Simulator Development

– System-Level Modeling / Simulation, Virtual Platform, HW / SW Co-Design

– Simics/CoWare/SOC Designer UserMemory Controller/Memory Architecture/SSD Research Experience

□ Advanced CMOS Image Sensor (CIS) Development

– Pixel Design, Image Signal Processing, Mixed IC Design, Analog/Desital Design

– CIS Process Development

□ Package Development

– Wire Bonding & Flip Chip Package / Wafer Level Package (WLP/TSV)

– Thining 및 PKG/Chip Warpage Control, Signal/Power/Thermal

– Material Development & Failure Analysis

※ 전 공 : 전기전자, 물리/광학, 화학/화공, 재료/금속, 기계, 산업공학, 항공우주공학 etc.

※ 근무지 : 삼성전자(주) 화성캠퍼스 (경기도 화성시 소재)

지원 자격

□ 학사 학위 소지자의 경우 최소 4년이상의 관련 부문 경력 보유자

□ 석사 학위 소지자의 경우 최소 2년이상의 관련 부문 경력 보유자

□ 박사 학위 소지자 및 2012년 이내 박사학위 취득예정자

□ 군필 및 면제자, 해외 여행에 결격 사유가 없는 자

지원 방법 및 기간

□ 지원 방법 : 반드시 첨부 이력서 양식에 맞춰 작성 하신 後

삼성그룹 채용 공고사이트(http://www.samsungcareers.com)으로 접수 하시면 됩니다.

□ 지원 기간 : 2011년 12월 30일(금) ~ 2012년 1월 12일(목) 23:50분까지

전형 절차

지원서작성지원서검토면접전형건강검진최종합격

기 타

□ 이력서 검토 후 서류 전형 결과는 E-mail로 개별 발송될 예정이며, 합격자에 限하여

2월初에 면접이 실시될 예정입니다.

□ 접수된 서류는 일체 반환하지 않으며, 허위사실이 있는 경우 입사가 취소됩니다.

□ 문의처 : 삼성전자 반도체연구소 최상혁(031-208-7138, sdf.choi@samsung.com)

2011년 12월 30일2017년 6월 12일

연구개발(병역특례가능) 및 ECO BU 모집

당사는 OLED, LED, LCD 디스플레이용 반도체 칩을 설계, 생산하는 Fabless 업체로 천안에 본사를 두고, 오창사업장을 운영하고 있으며, 코스닥시장에 상장된 코스닥 상장법인으로 금번 천안에서 근무할 활동적이고, 진취적인 유능한 인재를 모집합니다.

1. 모집부문 및 자격요건

모집분야	연구개발(병역특례가능)	ECO BU(태양광 관련)
인 원	0명	0명
자격조건	Analog/Logic 회로 설계 엔지니어	①전공 : 전자공학 전공자 우대 ②전기기사 자격증 소지자 우대 ③운전 가능자 우대
병역특례	①전공 :전자공학과,반도체공학과 등 ②학력 : 석사 이상 ③반도체 설계 유경험자 우대